您好!欢迎访问五大联赛外围app官网!
专注精密制造10载以上
专业点胶阀喷嘴,撞针,精密机械零件加工厂家
联系方式
陈小姐:13899999999
周先生:13988888888
您当前的位置: 主页 > 新闻动态 > 技术支持 >

技术支持

数字示波器微处理器硬件设计

更新时间  2021-01-07 04:12 阅读
本文摘要:章节目录 伴随着通讯技术的飞速发展,电子信号更为复杂化和暂态化,开发者对精确测量行业不可或缺的专用工具数字示波器的特性明确指出了更为低的回绝。最大限度提高动态性比特率和波形捕获能力沦落了世界各国诸多数字示波器生产厂商科学研究的关键,动态性比特率和波形捕获亲率的提高又必然带来很多髙速波形数据信息的传送、存留和应急处置的难题。因而,做为数字示波器数据处理方法和控制系统的神经中枢,微处理器特性尤为重要。

五大联赛外围

章节目录  伴随着通讯技术的飞速发展,电子信号更为复杂化和暂态化,开发者对精确测量行业不可或缺的专用工具数字示波器的特性明确指出了更为低的回绝。最大限度提高动态性比特率和波形捕获能力沦落了世界各国诸多数字示波器生产厂商科学研究的关键,动态性比特率和波形捕获亲率的提高又必然带来很多髙速波形数据信息的传送、存留和应急处置的难题。因而,做为数字示波器数据处理方法和控制系统的神经中枢,微处理器特性尤为重要。文中配搭TI公司的2核DSPOMAP-L138做为本设计方案的微处理器,并搭建了一种数字示波器微处理器硬件开发。

  数字示波器的基础架构  现阶段数字示波器多应用DSP、置入微处理器型FPGA或微处理器 FPGA架构。尽管置入微处理器型FPGA协调能力强悍,能够充份进行设计方案产品研发和检测,有助于系统更新且FPGA外围电路比较简单。可是该种类FPGA所属于高端FPGA,价贵且货源供应商极佳,不适合降低成本的数字示波器用以。

若分离用以DSP,尽管其数据处理方法能力强悍,经营速率较高,但DSP的操纵能力不引人注意,且数字示波器的比特率更为低,DSP內部没法保证数据流分析减速和运行内存,当设计方案应用低动态性比特率的ADC,就得配搭頻率高些且內部服务器资源更为比较丰富的DSP,而该类DSP一般都价格比较贵,某种意义不适合降低成本的数字示波器用以。因而,微处理器 FPGA架构的计划方案是本设计方案采用。微处理器 FPGA架构的数字示波器的系统框图如图所示1下图:图1微处理器 FPGA架构的数字示波器系统框图  被测数据信号经模拟仿真地下隧道运算放大器调养后送到ADC元器件;ADC转化器将輸出端数据信号转化成适度的模拟信号并历经FPGA运行内存和预备处理;微处理器对抽样得到 的模拟信号进行涉及到应急处置与运算;最终将波形送到显示屏上说明,顺利完成一次搜集全过程。另外搜集全过程中启动电源电路大大的检测輸出数据信号,看否经常会出现启动情况,启动标准规定了波形的延续方向,启动系统软件必须保证 被测波形必须稳定的说明到显示屏上。

  微处理器型号选择  本设计方案动态性比特率达到2Gsps,务必微处理器并行处理的波形信息量非常大。另外微处理器要搭建模拟仿真地下隧道操控、髙速ADC抽样操控、波形数据储存操控、LCD说明操控等。因而兼具强悍的数据处理方法能力和优异操纵能力的微处理器沦落本设计方案采用。

  根据这种回绝,本设计方案随意选择了TI公司的OMAP-L138DSP。此处理芯片是TI公司二零零九年开售的一款性能卓越CPU处理芯片。该处理芯片特性以下:  1、应用C*8DSP核心与ARM9核心的2核构造,可完成达到300MHz的企业核心頻率。

运用上面ARM9,开发者可灵活运用DSP核心抵制高韧性的并行处理推算出来,另外让ARM部门管理非动态性每日任务。  2、比较丰富的內部储存器資源。


本文关键词:数字,示波器,微处理器,五大联赛外围,硬件,设计,章节,目录

本文来源:五大联赛外围app官网-www.856612gty.com